tlb与cache的深入分析

奔腾的指令cache和数据cache有什么特点？2.cache用tag1和index1访问，那么cpu可以直接在cache中查找，如果找不到就查TLB或者pagetable 。CPUcacheKnowledge-ARM Architecturecache结构和细节cache如何寻址处理器访问cache电路会对CPU地址进行解码，并将其分为3部分。

1、Linux内核的内存管理-概念conceptsoverviewthe Linux内核文档中的内存管理Linux是一个复杂的系统。经过多年的发展，它包含了越来越多的功能来支持从无mmuless微控制器到超级计算机的各种系统。一个没有MMU内存管理的系统叫做nommu，值得专门写个文档来描述。

计算机系统中的物理内存是有限的资源，即使它支持内存热插拔，它可以安装的内存也是有限的。物理内存不必是连续的；它可以作为一组不同的地址范围来访问。此外，不同的CPU架构甚至同一架构的不同实现对这些地址范围的定义也不同。这使得直接处理物理内存变得极其复杂。为了避免这种复杂性，开发了虚拟存储器的概念。

2、 cache发生未命中和虚拟存储器发生未命中的损失是不是一样,为什么，一般来说，虚拟内存未命中对系统性能的影响更大。原因是cache完全由硬件实现，是硬件内存(虽然存储的内容是主存的副本)，而虚拟内存由操作系统和硬件(TLB)实现，是逻辑内存(因为它的主要目的是逻辑扩展主存的容量) ，所以当缓存未命中时，CPU可以直接和主存通信，获取数据；当虚拟内存未命中时，只能通过页面置换算法将数据从外存转移到主存，然后从主存中获取数据，且不说耗时的多次访问内存和页面置换算法，只讨论cache和主存的速度差，大约是10倍；

3、关于TLB和Cache,下面哪些说法中正确的是(关于TLB和Cache () ATLB和Cache都使用虚地，下列哪项陈述是正确的？关于TLB和Cache () ATLB和Cache都使用虚地，下列哪项陈述是正确的？正确的说法应该是A的期权是虚的。这些说法我都没有。只有C是正确的，因为它是最正确的答案。不，不影响你的陈述。正确的是尹。以下关于某事和某物的说法是正确的:他可以。

4、菜鸟求助:Cache和主存的速度问题。Cache不同的方案不一样。虚拟地址空间被分成三个部分:tag 1:index 1:offset物理地址空间被分成三个相应的部分:tag 2:index 2:offset这三个简化的模型是:1 .cache用tag2和index2访问，所以必须先查找TLB或pagetable获取物理地址，然后在cache查找。缺点是速度慢。2.cache用tag1和index1访问，那么cpu可以直接在cache中查找，如果找不到就查TLB或者pagetable 。

这种方法也保证了cache可以找到虚拟地址不同的同一个块。3.cache使用标签2和索引1进行访问。此方法可以并行查找cache和TLB 。首先用index1确定一组cache 。从TLB获取物理地址后，从中取出tag2，与之前在cache中确定的一组标志位进行比较，确定是否有- 。此方法cache需要更多标志。

5、Cache其具体工作原理?Cache用作CPU的内存缓存。利用程序的空间局部性和时间局部性原理，可以达到很高的命中率，从而避免CPU每次都要与相对较慢的内存进行交互来提高数据访问率。DMA可以用作在存储器和外设之间传输数据的一种方式。这样，数据就不需要通过CPU进行传输了。假设内存DMA的目的地址与缓存缓存的对象不重叠，DMA和缓存将是安全的。

6、CPU cache知识——ARM架构 cache结构和细节 cache访问cache时如何对处理器进行寻址，cache电路会对CPU地址进行解码，分为三部分，即数据cache的组织方式和处理器的各种优缺点。那么，查询cache group使用的是虚拟地址还是物理地址的索引字段呢？在查找cache组时，是使用虚拟地址还是物理地址的Tag字段来匹配cacheline？

7、Pentium的指令 cache和数据 cache有何特点?它们是如何改进:Pentium的流水...【答案】:奔腾芯片中有两个独立的8KB cache ，一个作为指令cache，一个作为数据cache，即双向cache结构。8KB cache中有TLB，用来把线性地址转换成物理地址。指令cache和数据cache采用32×8线宽(80486DX为16×8线宽)，是对奔腾64位总线的有力支持。奔腾的data cache有两个接口分别连接到U和V两个管道，这样数据可以同时交换到两个独立的管道。
8、简述intel的Nehalem处理器的 cache结构~~【tlb与cache的深入分析】 L3缓存，64KBL1/核(32KBData 32KBCode)，256KBL2/核，4~12MBL3共享缓存。不知道对不对， Nehalem的所有方面都略有改进和增强，但内存子系统(或翻译为内存子系统)是一个非常激烈的大修。Nehalem的同时读取和存储容量增加了50%，读取缓冲区从32个增加到48个，存储缓冲区从20个增加到32个(增量略超过50%) 。