ttl与非门状态分析,TTL与非门应用实验结果分析

什么是ttl 与非门电路是三极管与非门电路。实际上可以计算TTL 与非 gate和CMOS 与非 gate，这里的与非 gate适用于状态交换机，电路状态的输出可以通过与非门、或非门、或非门等各种逻辑运算来判断，注:CMOS 与非 Gate未挂起状态。ttl 与非门电路原理是什么ttl 与非 TTL(暂态逻辑)isatypodidallogiccircuithatusesbipolartranstistorsasbasbasicswitchingelement，itusesapositivevoltageleveltore presental 1 andalowvoltageleveltore presental 0，NOTgate(也称为nasaninverter)是isabasicbuildingblockofTTLcircuit ，它是一个输入。
1、如图:TTL 与非门工作原理。他解释,当输入端全接3.6V高平时,T2,T5饱和...我这里不太懂。我的理解是，当它们饱和时，通过设置一个电阻来实现。你可以算出vb1是2.1v，那么ib1大约等于ib2，大约是1ma 。比较电压后，可以看出t2已经饱和。rb设置的越大，越容易饱和。t5集电极电阻上半部分被切掉，电阻很大，一定是饱和的。我认为数字电路由于负载的影响，很可能进入放大器状态。

2、TTL 与非门的输入端全部同时悬空时输出为什么电平?有点不对劲。浮动TTL输入的效果与高输入电平的效果相同。如果输入电平低，无论其他输入是低还是高，都没有意义。因为它们与非都导致1 。因此，当输入为高电平或暂停时，与非 gate是有意义的。注:CMOS 与非 Gate未挂起状态。当晶体管的输入被暂停时，没有电流从晶体管的基极流向发射极，晶体管被关断。通过放大和反相，输出为低电平，因此输入暂停为逻辑高电平。在实际电路中，TTL 与非 gate输入可以暂停。

3、数字电路判断TTL门电路和CMOS门电路的输出逻辑状态【ttl与非门状态分析,TTL与非门应用实验结果分析】TTL门电路输入端悬空时，相当于高电平输入的输入端接电阻时，其电阻值大于1.4K，相当于高电平电阻值小于0.8K时，为低。CMOS逻辑门电路的输入端无论接大电阻还是小电阻，都相当于低电平，即地电位。(一)TTL高电平3.6~5V，低电平0V~2.4VCMOS电平Vcc可达12VCMOS电路，输出高电平约0.9Vcc ，输出低电平约0.1VCC..